本答案对应课程为:点我自动跳转查看
本课程起止时间为:2021-03-05到2021-06-20

项目1 认识EDA技术及可编程逻辑器件 项目1单元测验

小提示:本节包含奇怪的同名章节内容

1、 问题:EDA的中文含义是(   )。
选项:
A:电子设计自动化
B:工程设计自动化
C:电气设计自动化
D:电子设计应用
答案: 【电子设计自动化

2、 问题:大规模可编程器件CPLD 通过(   )实现其逻辑功能。‍
选项:
A:乘积项
B:查找表
C:输入缓冲
D:输出缓冲
答案: 【乘积项

3、 问题:下列对CPLD结构与工作原理的描述中,正确的是(   )。
选项:
A:CPLD是现场可编程逻辑器件的英文简称
B:CPLD是基于查找表结构的可编程逻辑器件
C:早期的CPLD是从GAL的结构扩展而来
D:在Altera公司生产的器件中,FLEX10K系列属CPLD结构
答案: 【早期的CPLD是从GAL的结构扩展而来

4、 问题:可编程逻辑器件的英文简称是(   )。
选项:
A:FPGA
B:PLA
C:PAL
D:PLD
答案: 【PLD

5、 问题:现场可编程门阵列的英文简称是(   )。
选项:
A:FPGA
B:PLA
C:PAL
D:PLD
答案: 【FPGA

6、 问题:在EDA中,ISP的中文含义是(   )。
选项:
A:网络供应商
B:在系统编程
C:没有特定意义
D:使用编程器烧写PLD芯片
答案: 【在系统编程

7、 问题:在EDA中,IP的中文含义是(   )。
选项:
A:网络供应商
B:在系统编程
C:没有特定意义
D:知识产权核
答案: 【知识产权核

8、 问题:下列对FPGA结构与工作原理的描述中,正确的是(   )
选项:
A:FPGA全称为复杂可编程逻辑器件
B:FPGA是基于乘积项结构的可编程逻辑器件
C:基于SRAM的FPGA器件,在每次上电后必须进行一次配置
D:在Altera公司生产的器件中,MAX7000系列属FPGA结构
答案: 【基于SRAM的FPGA器件,在每次上电后必须进行一次配置

9、 问题:在EDA技术中,提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路的IP核为(   )。
选项:
A:软IP
B:固IP
C:硬IP
D:全对
答案: 【软IP

10、 问题:在EDA技术中IP核分软IP、固IP、硬IP;下列所描述的IP核中,对于硬IP的正确描述为(   )。
选项:
A:提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路
B:提供设计的最终产品—-掩膜
C:以网表文件的形式提交用户,完成了综合的功能块
D:都不对
答案: 【提供设计的最终产品—-掩膜

11、 问题:基于下面技术的PLD器件中允许编程次数最多的是(   ) 。 
选项:
A:FLASH
B:EEPROM
C:SRAM
D:PROM
答案: 【SRAM

12、 问题:大规模可编程器件FPGA 通过(   )实现其逻辑功能。
选项:
A:乘积项
B:查找表
C:输入缓冲
D:输出缓冲
答案: 【查找表

13、 问题:在EDA中,ASIC的中文含义是(   )。
选项:
A:应用系统集成电路
B:异步系统集成电路
C:专用集成电路
D:全定制集成电路
答案: 【专用集成电路

14、 问题:在EDA中,可编程片上系统的英文是(   )。
选项:
A:SOPC
B:SPOC
C:SOCP
D:POCS
答案: 【SOPC

15、 问题:EP1K100QC208-3具有多少个管脚(   )。
选项:
A:208个
B:100个
C:205个
D:不确定
答案: 【208个

16、 问题:下面哪种系列器件是ALTERA公司生产的CPLD器件(   )。
选项:
A:ACEX1K系列器件
B:MAX9000系列器件
C:FLEX6000系列器件
D:STRATIX系列器件
答案: 【MAX9000系列器件

17、 问题:下面哪种系列器件是ALTERA公司生产的FPGA器件(   )。
选项:
A:APEX20K系列器件
B:MAX3000系列器件
C:Classic系列器件
D:MA73000系列器件
答案: 【APEX20K系列器件

18、 问题:对器件EPM7064SL44-5的描述正确的是(    )。
选项:
A:该器件有64个管脚,速度级别是5ns
B:该器件有44个管脚,速度级别是5ns
C:该器件有64个管脚,速度级别是5us
D:该器件有44个管脚,速度级别是5us
答案: 【该器件有44个管脚,速度级别是5ns

19、 问题:下面对CPLD和FPGA的描述中,正确的是(   )。
选项:
A:CPLD器件内部为SRAM工艺,断电后编程信息立即丢失。
B:FPGA器件为EEPROM或FLAsH工艺,被编程后断电非易失。
C:CPLD器件为分段式互连结构,内部延时与器件结构和逻辑连接等有关,因此传输时延不可预测
D:CPLD器件为连续式互连结构,内部各模块之间具有固定时延的快速互连通道,可预测延时
答案: 【CPLD器件为连续式互连结构,内部各模块之间具有固定时延的快速互连通道,可预测延时

20、 问题:下面对CPLD和FPGA的描述中,错误的是(   )。
选项:
A:FPGA器件采用查找表LUT结构来实现逻辑功能。
B:CPLD器件采用乘积项PT结构来实现逻辑功能。
C:CPLD器件为分段式互连结构,内部延时与器件结构和逻辑连接等有关,因此传输时延不可预测
D:SOPC器件采用集查找表LUT、乘积项PT和存储于一体的多核结构来实现逻辑功能。
答案: 【CPLD器件为分段式互连结构,内部延时与器件结构和逻辑连接等有关,因此传输时延不可预测

21、 问题:EDA的中文含义是(   )。
选项:
A:电子设计自动化
B:计算机辅助计算
C:计算机辅助设计
D:计算机辅助制造
答案: 【电子设计自动化

项目2 全加器电路设计 项目2单元测验

1、 问题: EP1K100QC208-3具有多少个管脚(   )。 
选项:
A:52个
B:3个
C:208个
D:不确定
答案: 【208个

2、 问题:EPF10K20TC144-X器件,如果X的值越小表示(   )。
选项:
A:器件的工作频率越小
B:器件的管脚越少
C:器件的延时越小

本门课程剩余章节答案为付费内容
本文章不含期末不含主观题!!
本文章不含期末不含主观题!!
支付后可长期查看
有疑问请添加客服QQ 2356025045反馈
如遇卡顿看不了请换个浏览器即可打开
请看清楚了再购买哦,电子资源购买后不支持退款哦

   

发表回复

您的电子邮箱地址不会被公开。 必填项已用 * 标注