2020 FPGA系统设计技术(广东工业大学) 最新满分章节测试答案

本答案对应课程为:点我自动跳转查看
本课程起止时间为:2020-02-21到2020-07-05
本篇答案更新状态:已完结

第一章 绪论 第一章单元测验

1、 问题:关于BlockRam说法正确的是（）。
选项：
A:同一芯片BlockRam的大小可以是不同的。
B:BlockRam的深度和位宽是可以配置的。
C:BlockRam可以分割使用充分利用资源。
D:BlockRam是片上动态存储器。
答案: 【BlockRam的深度和位宽是可以配置的。】

2、 问题:关于LUT说法错误的是（）。
选项：
A:通过LUT的时间延迟是固定的。
B:4输入LUT可以完成16种逻辑运算。
C:LUT包含在Slice中。
D:不可以直接对LUT原语进行例化。
答案: 【不可以直接对LUT原语进行例化。】

3、 问题:下列哪个厂商不是FPGA的制造商（）。
选项：
A:Xilinx
B:Altera
C:Actel
D:Digilent
答案: 【Digilent】

4、 问题:IP核按照实现方式可分为软核、硬核和       。
答案: 【固核】

5、 问题:Xilinx的硬核处理器采用的是       和ARM。
答案: 【PowerPC】

第二章 Verilog HDL语言 第二章 单元测验

1、 问题:表达式的5’bx110的位模式正确的是（）。
选项：
A:x1110
B:xx110
C:110
D:x0110
答案: 【xx110】

2、 问题:编写表达式，执行算术移位，将Qparity 中包含的8位有符号数算术移位，其中Qparity [7]=1,正确的是（）。
选项：
A:算术右移：{1,Qparity[7], Qparity[6:1]}算术左移：{Qparity[6], Qparity[5:0],0}
B:算术右移：{0,Qparity[7], Qparity[6:1]}算术左移：{Qparity[6], Qparity[5:0],0}
C:算术右移：{1’b1,Qparity[7], Qparity[6:1]}算术左移：{Qparity[6], Qparity[5:0],1’b0}
D:算术右移：{1’b0,Qparity[7], Qparity[6:1]}算术左移：{Qparity[6], Qparity[5:0],1’b0}
答案: 【算术右移：{1’b1,Qparity[7], Qparity[6:1]}算术左移：{Qparity[6], Qparity[5:0],1’b0}】

3、 问题:当端口悬空时，即端口没有被连接时，端口的值正确的是（）。
选项：
A:模块的输入端口悬空，值为高阻态z；模块的输出端口悬空，表示该输出端口废弃不用。
B:模块的输入端口悬空，值为高阻态z；模块的输出端口悬空，值为高阻态z。
C:模块的输入端口悬空，表示该输出端口废弃不用；模块的输出端口悬空，值为高阻态z。
D:模块的输入端口悬空，表示该输出端口废弃不用；模块的输出端口悬空，表示该输出端口废弃不用。
答案: 【模块的输入端口悬空，值为高阻态z；模块的输出端口悬空，表示该输出端口废弃不用。】

4、 问题:下列从标量变量A，B，C和D中产生总线BusQ[0:3]的表达式正确的是（）。
选项：
A:assign BusQ = {A, B, C, D};
B:BusQ = {A, B, C, D};
C:assign BusQ = {‘A’, ‘B’, ‘C’,’D’};
D:BusQ = {‘A’, ‘B’, ‘C’,’D’};
答案: 【assign BusQ = {A, B, C, D};】

5、 问题:假定一条总线Control_Bus [15 : 0]，编写赋值语句将总线分为两条总线： Abus [0 : 9] 和Bbus[6 : 1]，正确的是（）。
选项：
A:assign Abus = Control[15:6];assign Bbus = Control[5:0];
B:Abus = Control[15:6];Bbus = Control[5:0];
C:assign Abus[0:9] = Control[15:6];assign Bbus[6:1] = Control[5:0];
D:Abus[0:9] = Control[15:6];Bbus[6:1] = Control[5:0];
答案: 【assign Abus = Control[15:6];assign Bbus = Control[5:0];;
assign Abus[0:9] = Control[15:6];assign Bbus[6:1] = Control[5:0];】

6、 问题:下列语句书写是合法的，并且描述了一个四路选通器。assign Mux = (S = = 0)? A : ‘bz;assign Mux = (S = = 1)? B : ‘bz;assign Mux = (S = = 2)? C : ‘bz;assign Mux = (S = = 3)? D : ‘bz;
选项：
A:正确
B:错误
答案: 【正确】

第三章 集成开发环境 第三章 单元测验

1、 问题:FPGA的仿真环节不包括是（）。
选项：
A:功能仿真
B:翻译后仿真
C:布局布线后仿真
D:在线仿真
答案: 【在线仿真】

2、 问题:关于ModelSim功能仿真说法错误的是（）。
选项：
A:忽略源代码中的时延语句
B:仿真文件没有输入输出端口描述
C:可以构造符合语法规范的任意模型描述
D:例化源文件的顶层Module
答案: 【忽略源代码中的时延语句】

3、 问题:ModelSim软件是一款强大的仿真软件，具有速度快、精度高和便于操作的特点，此外还具有代码分析能力，可以看出不同代码段消耗资源的情况，其功能侧重于编译和仿真，但不能制定编译的器件和下载配置的能力，所以需要和ISE等软件关联使用。
选项：
A:正确
B:错误
答案: 【正确】

4、 问题:语句`timescale 1ns/1ps中，仿真的精度是        。